MIPI D-PHY Transmitter(TX)

上海安路信息科技股份有限公司

APUG042（v1.0）2021 年 9 月

目 录

目 录 I

1 概述 2

2 功能描述 4

2.1 设计框架 4

2.2 MIPI 时钟模式 5

2.3 接口说明 5

2.3.1 MIPI D-PHY TX 参数说明 5

2.3.2 MIPI D-PHY TX 接口信号说明 8

2.3.3 MIPI D-PHY TX 接口时序 9

3 资源消耗与最大频率 11

4 工程文件信息 11

5 参考文档 12

版本信息 13

免责声明 13

1 概述

MIPI D-PHY 是一种高速、低功耗的源同步物理层，里面同时包含了高速模块和低功耗模块，载荷数据（图像数据）使用高速模块，控制和状态信息的发送使用的是低功耗模块。MIPI D-PHY 是所有 mipi 应用中的物理层，对于发送端而言，无论是 DSI 还是 CSI 都需要 D-PHY 将上层打包的并行数据转换为 mipi 串行信号发送出去，对于接收端而言，通过 D-PHY 将接收的 mipi 串行数据转换为并行数据给到上层处理模块。

D-PHY 在工作时信号线会有两种模式，分别为高速模式(High Speed,HS)和低功耗模式(Low power，LP)，高速模式采用的电平为 LVDS25，差分电压摆幅为 200mV，共模电压为 200mV。低功耗模式采用的电平为 LVCMOS12，信号幅值为 1.2V，如图 1-1 所示，因此需要根据工作模式来切换输出的电平标准，图 1-2 为 mipi 的实测信号。



图 1-1 mipi 信号



图 1-2 mipi 实测信号

对于 EF2 器件，内部有专门为实现 MIPI 接口量身定做的 MIPIIO 模块，MIPIIO 内置了 MIPI HS 接收器端接电阻以及 HS/LP 切换电路，使用一对 IO 端口就可以实现 MIPI HS/LP 功能的支持，MIPIIO 的结构如图 1-3 所示。



图 1-3 MIPIIO 结构图

对于没有 MIPIIO 的器件， MIPI HS/LP 切换需要通过外部电阻网络来实现，如图 1-4 所示。一对 MIPI 信号需要 4 个 IO，包括一对 HS 信号和一对 LP 信号。当输出为 LP 模式时，HS 输出为高阻。各电阻的阻值为：

$$\mathrm{Rlp_p} = 50\Omega \qquad \mathrm{Rlp_n} = 50\Omega \qquad \mathrm{Rhs_p} = 0\Omega \qquad \mathrm{Rhs_n} = 0\Omega$$



图 1-4 MIPI HS/LP 电阻网络切换电路

本文档描述的是 MIPI D-PHY 发送模块的设计，包含两种 D-PHY，一种是针对 EF2 的 MIPIIO 型 D-PHY，另一种是针对其他器件的电阻网络型 D-PHY。目前对于 EF2 系列、EG4 系列、EF3 系列和 PH1 系列的器件提供 D-PHY Transmitter 源码，都已上板实际验证。

2 功能描述

2.1 设计框架

MIPI D-PHY TX 设计框架如图 2-1 所示。



图 2-1 MIPI D-PHY 设计框架

D-PHY TX 里面包含了 HS 发送模块 hs_tx_wrapper 和 LP 发送模块 lp_tx_wrapper。

HS 发送模块里面包含三部分，分别为控制模块 hs_tx_controler、mipi 数据信号产生模块 data_lane_wrapper 和 mipi 时钟信号产生模块 clk_lane_wrapper。

mipi 数据信号和时钟信号产生模块都包含了 hs 时序生成器和 lp 时序生成器。

2.2 MIPI 时钟模式

MIPI 的时钟线有两种模式，一种是和数据线一样，在空闲的时候会从 HS 退出进入到 LP 模式的时钟间断模式，另一种是一直处在 HS 模式的时钟连续模式。

时钟间断模式的时序如图 2-2 所示，从图中可以看到在数据线开始发送数据之前需要做一系列的准备工作，首先是时钟线要从 LP 进入的 HS 的进入时序 T_CLK_LPX、T_CLK_PREPARE 和 T_CLK_ZERO，然后还要等待时钟稳定的时间 T_CLK_PRE，之后数据线开始从 LP 进入 HS 的进入时序 T_DATA_LPX、T_DATA_HS_PREPARE 和 T_DATA_HS_ZERO，然后开始传输数据。

所以 HS 数据从发送到 DPHY 开始到真正开始传输需要等待 T_CLK_LPX + T_CLK_PREPARE + T_CLK_ZERO + T_CLK_PRE + T_DATA_LPX + T_DATA_HS_PREPARE + T_DATA_HS_ZERO 这么长的时间。



图 2-2 时钟间断模式时序

时钟连续模式的时序如图 2-3 所示，从图中可以看出，时钟从器件上电开始一直处于 HS 模式，一直在发送时钟，不需要进入 LP 模式。因此 HS 数据发送之前时钟线无需做任何动作和准备，数据线经过 T_DATA_LPX、T_DATA_HS_PREPARE 和 T_DATA_HS_ZERO 之后就开始发送 HS 数据，这种模式 HS 数据等待的时间要短的多，而且由于无需对时钟线做任何处理，因此消耗的资源也要比时钟间断模式少。



图 2-3 时钟连续模式时序

总的来说，不管是时钟连续模式还是时钟间断模式，遵守的原则就是保证在数据线开始传输数据的时候时钟线上的时钟已经稳定。

2.3 接口说明

2.3.1 MIPI D-PHY TX 参数说明

MIPI D-PHY TX 的参数说明如表 2-1 所示。

表 2-1 MIPI D-PHY TX 参数

参数	可选值	默认值	说明
LANE_NUM	最小值 1	4	mipi 数据线的数量，最少 1 根数据线，没有上限，只要资源和 IO 数量足够。
HS_TX_FIFO_TYPE	“DRAM” “BRAM”	“DRAM”	HS 发送模块中的缓存类型: “DRAM”:内部缓存采用 DRAM 实现 “BRAM”:内部缓存采用 BRAM 实现
LP_TX_FIFO_TYPE	“DRAM” “BRAM”	“DRAM”	HS 发送模块中的缓存类型: “DRAM”:内部缓存采用 DRAM 实现 “BRAM”:内部缓存采用 BRAM 实现
LP_TX_MAX_DATA_LENGTH	1-240	100	当 LP_TX_FIFO_TYPE 类型选的是“DRAM”时，需要填入 LP 发送数据帧的最大长度，这会决定 DRAM 的深度。 当 LP_TX_FIFO_TYPE 类型选的是“BRAM”时，此参数无效
CLK_LANE_MODE	“CONTINUE” “INTERRUPT”	“INTERRUPT”	时钟线的模式: “CONTINUE” :时钟连续模式，“INTERRUPT”:时钟间断模式。
T_DATA_LPX	1-255	4	T_DATA_LPX 的持续时间，单位为 I_hs_clk 的时钟个数
T_DATA_HS_PREPARE	1-255	4	T_DATA_HS_PREPARE 的持续时间，单位为 I_hs_clk 的时钟个数
T_DATA_HS_ZERO	1-255	10	T_DATA_HS_ZERO 的持续时间，单位为 I_hs_clk 的时钟个数。
T_DATA_HS_TRAIL	1-255	10	T_DATA_HS_TRAIL 的持续时间，单位为 I_hs_clk 的时钟个数。
T_CLK_LPX	1-255	4	T_CLK_LPX 的持续时间，单位为 I_hs_clk 的时钟个数。
T_CLK_PREPARE	1-255	4	T_CLK_PREPARE 的持续时间，单位为 I_hs_clk 的时钟个数。

T_CLK_ZERO	1-255	10	T_CLK_ZERO 的持续时间，单位为 l_hs_clk 的时钟个数。
T_CLK_PRE	1-255	10	T_CLK_PRE 的持续时间，单位为 l_hs_clk 的时钟个数。
T_CLK_POSET	1-255	10	T_CLK_POSET 的持续时间，单位为 l_hs_clk 的时钟个数。
T_CLK_TRAIL	1-255	10	T_CLK_TRAIL 的持续时间，单位为 l_hs_clk 的时钟个数。

LANE_NUM 参数

LANE_NUM 设定 mipi 数据线的个数，一般来说 mipi 数据线最多 4 根，当然不排除有些应用为了增大传输带宽会超出 4 根，所以 LANE_NUM 的设定没有上限，只要资源和 IO 数量足够。

HS_TX_FIFO_TYPE 参数

HS 模式下发送数据的时候，对于时钟间断模式，数据需要等待 T_CLK_LPX + T_CLK_PREPARE + T_CLK_ZERO + T_CLK_PRE + T_DATA_LPX + T_DATA_HS_PREPARE + T_DATA_HS_ZERO 这么长时间才能被发送，对于时钟连续模式，数据需要等待 T_DATA_LPX + T_DATA_HS_PREPARE + T_DATA_HS_ZERO 这么长时间。

因此需要 FIFO 来缓存这些数据，但是等待的时间可能只有几十个时钟周期，如果 FIFO 采用 BRAM 实现，一个 BRAM 的深度是 1024，多余的空间会造成浪费，而且每根 MIPI 数据线都需要消耗一个 BRAM，对于 BRAM 资源不多的器件可能造成 BRAM 资源紧张。为此通过 DRAM 来解决这个问题，DRAM 是 FPGA 内部的分布式 RAM，不消耗 BRAM 资源，但是会消耗 LUT。

因此对于 BRAM 资源较多的器件可以选择 BRAM 来作为缓存，如果 BRAM 资源紧张可以选择 DRAM。

通过参数“BRAM”和“DRAM”来选择内部的 FIFO 是采用 BRAM 实现还是 DRAM 实现，当选择 DRAM 实现的时候，DRAM 的深度根据时钟模式的不同也会不同，对于时钟间断模式，DRAM 的深度为：

DEPTH = T_CLK_LPX + T_CLK_PREPARE + T_CLK_ZERO + T_CLK_PRE + T_DATA_LPX + T_DATA_HS_PREPARE + T_DATA_HS_ZERO + 5

对于时钟连续模式，DRAM 的深度为：

DEPTH = T_DATA_LPX + T_DATA_HS_PREPARE + T_DATA_HS_ZERO + 5

LP_TX_FIFO_TYPE 参数

LP 传输是一个相同时钟域下并行数据转串行数据的过程，因此是一个快转慢的过程，如图 2-4 所示，所以 LP 发送模块内部也必需使用 FIFO 来缓存待发送的并行数据。LP 传输一般用作屏幕的配置通道，配置的数据帧一般不会太长，所以缓存的 FIFO 也设计了两种实现类型，一种是通过 BRAM 实现，一

种是通过 DRAM 实现。



图 2-4 LP 传输时序

LP_TX_MAX_DATA_LENGTH 参数

当 LP_TX_FIFO_TYPE 参数选择为 DRAM 实现的时候，需要通过 LP_TX_MAX_DATA_LENGTH 这个参数设定 LP 发送的最大数据长度，这个数据长度指的是实际的数据长度，不包括数据帧头和 ECC CRC 这些数据。LP_TX_MAX_DATA_LENGTH 会决定内部 DRAM 的深度：

DEPTH = LP_TX_MAX_DATA_LENGTH + 10

由于一帧数据还要加上数据帧头和 ECC CRC 这些数据，所以需要额外加上 10 的深度。

当 LP_TX_FIFO_TYPE 参数选择为 BRAM 实现的时候，此参数无效。

CLK_LANE_MODE 参数

CLK_LANE_MODE 参数用来设定时钟线的工作模式，“INTERRUP”表示时钟间断模式，“CONTINUE”表示时钟连续模式。

T_CLK_LPX、T_CLK_PREPARE、T_CLK_ZERO、T_CLK_PRE、T_DATA_LPX、T_DATA_HS_PREPARE、T_DATA_HS_ZERO、T_DATA_HS_TRAIL、T_CLK_POST、T_CLK_TRAIL 参数

这些参数是用来设定时钟线和数据线从 LP 进入到 HS 模式的进入时序，当设定时钟线的模式为间断模式“INTERRUP”的时候，每个参数都有效。

如果设定时钟线的模式为连续模式“CONTINUE”的时候，HS 发送模块内部的状态机会跳过 T_CLK_LPX、T_CLK_PREPARE、T_CLK_ZERO、T_CLK_PRE 这些过程，因此 T_CLK_LPX、T_CLK_PREPARE、T_CLK_ZERO、T_CLK_PRE 参数无效。

2.3.2 MIPI D-PHY TX 接口信号说明

MIPI D-PHY TX 的接口信号说明如表 2-2 所示。

表 2-2 MIPI D-PHY TX 接口信号

	接口名称	方向	时钟域	描述
	I_hs_clk	in	NA	HS 发送主时钟
	I_hs_clk_x2	in	NA	8bit 转 4bit 的时钟，频率为 I_hs_clk 的 2 倍
	I_hs_clk_x4	in	NA	串行数据发送时钟，频率为 I_hs_clk 的 4 倍
	I_hs_clk_x4_90d	in	NA	串行时钟发送时钟，频率和 I_hs_clk_x4 一致，相位滞后 90 度
	I_lpdt_clk	in	NA	LP 发送主时钟，频率一般低于 20MHz
	I_rst	in	NA	D-PHY 复位信号，高电平异步复位
	I_hs_tx_valid	in	I_hs_clk	HS 发送数据有效信号
	I_hs_tx_data [LANE_NUM*8-1:0]	in	I_hs_clk	HS 发送数据信号
	I_hs_tx_last	in	I_hs_clk	HS 发送 last，最后一个数据拉高
	O_hs_tx_ready	out	I_hs_clk	HS 发送 ready 信号，为高表示空闲
	I_lp_tx_valid	in	I_lpdt_clk	LP 发送数据有效信号
	I_lp_tx_data[7:0]	in	I_lpdt_clk	LP 发送数据信号
	I_lp_tx_last	in	I_lpdt_clk	LP 发送 last，最后一个数据拉高
	O_lp_tx_ready	out	I_lpdt_clk	LP 发送 ready 信号，为高表示空闲
电阻网络型 D-PHY	O_clk_hs_p	out	NA	MIPI 时钟线 HS P 端
	O_data_hs_p[LANE_NUM-1:0]	out	NA	MIPI 数据线 HS P 端
	O_clk_lp_p	out	NA	MIPI 时钟线 LP P 端
	O_clk_lp_n	out	NA	MIPI 时钟线 LP N 端
	O_data_lp_p[LANE_NUM-1:0]	out	NA	MIPI 数据线 LP P 端
	O_data_lp_n[LANE_NUM-1:0]	out	NA	MIPI 数据线 LP N 端
MIPI IO 型 D-PHY	O_mipi_clk_p	out	NA	MIPI 时钟线 P 端
	O_mipi_clk_n	out	NA	MIPI 时钟线 N 端
	O_mipi_data_p [LANE_NUM-1:0]	out	NA	MIPI 数据线 P 端
	O_mipi_data_n [LANE_NUM-1:0]	out	NA	MIPI 数据线 N 端

由于 MIPI D-PHY TX 有两种，一种是电阻网络型 D-PHY，还有一种是 MIPI IO 型 D-PHY，两种 D-PHY 的 MIPI 输出接口不一样，因此在表中分别列出了。

2.3.3 MIPI D-PHY TX 接口时序

HS 发送的接口时序如图 2-5 所示，I_hs_tx_last 信号在最后一个数据时钟拉高，O_hs_tx_ready

在收到 last 信号之后会拉低，等到数据发送完成之后 O_hs_tx_ready 信号再拉高，此时可以发送下一帧数据。需要注意的是 I_hs_tx_valid 不能有间断，因为 HS 发送的起始是在 I_hs_tx_valid 上升沿的时候。

HS 发送模块在设计的时候已经把 HS 同步字节 0xB8 的生成集成到了模块内部，因此外部数据给到 D-PHY 的时候无需在数据头部加上同步字节，直接把打包后的数据帧以图 2-5 的时序发送给 D-PHY HS 端口即可。



图 2-5 HS 发送接口时序

LP 发送的接口时序如图 2-6 所示，和 HS 发送的接口时序一样，同样的，LPDT 传输命令的生成也已经在 LP 发送模块内部集成了，直接把打包后的数据帧以图 2-6 的时序发送给 D-PHY LP 端口即可。



图 2-6 LP 发送接口时序

3 资源消耗与最大频率

MIPI D-PHY TX 的资源消耗和配置参数有关，现在设定 LP 进入 HS 的进入时序参数为表 2-1 的默认值，LP_TX_MAX_DATA_LENGTH 为常用值 4，表 3-1 列出了不同配置模式下对应的资源消耗以及 HS 主时钟的最大频率。

表 3-1 MIPI D-PHY TX 资源消耗表

CLK_LANE_MODE	HS_TX_FIFO_TYPE	LP_TX_FIFO_TYPE	lut	reg	bram	Max Fre
“CONTINUE”	“BRAM”	“BRAM”	313	277	5	147MHz
“CONTINUE”	“BRAM”	“DRAM”	333	293	4	154MHz
“CONTINUE”	“DRAM”	“BRAM”	454	329	1	160MHz
“CONTINUE”	“DRAM”	“DRAM”	474	345	0	162MHz
“INTERRUPT”	“BRAM”	“BRAM”	312	285	5	147MHz
“INTERRUPT”	“BRAM”	“DRAM”	334	301	4	155MHz
“INTERRUPT”	“DRAM”	“BRAM”	698	365	1	148MHz
“INTERRUPT”	“DRAM”	“DRAM”	720	381	0	158MHz

从表 3-1 中可以看出， 不同的配置模式下，MIPI D-PHY TX 的资源消耗也大不相同，采用 BRAM 作为缓存会大大减少 LUT 的消耗，可以根据选用的器件来决定参数的配置。采用 DRAM 可以改善时序，时钟主频可以跑得更高，因为分布式 RAM 的走线延时会比固定资源的 BRAM 小。

4 工程文件信息

本示例工程提供如下文件。

表 4-1 文件信息

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	N/A
Test bench Format	N/A
Simulation	N/A
C	N/A
IP Model	N/A
Project Platform	N/A
TD Soft Version	TD5.6.2-71036

5 参考文档

[1] MIPI DSI Specification 1.3.1

[2] MIPI Alliance Specification for D-PHY 1.00.00

版本信息

日期	版本	修订记录
2021.9.30	1.0	首次发布中文版

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。